Jazyky Verilog a SystemVerilog a jejich užití při modelování a syntéze číslicových systémů Příručka začínajícího uživatele

Kniha seznamuje čtenáře s jazykem SystemVerilog a s jeho podmnožinou - s jazykem Verilog, které patří mezi jazyky HDL (Hardware Description Language). Je zaměřena především na syntézu modelů popsaných v těchto jazycích, s cílovými obvody FPGA, popř. ASIC. Verifikace je diskutována
více informací